QYPS HPS Interconnect verification methodology for SOC FPGA

FPGA yang mengandungi unit pemprosesan terbenam adalah aliran masa depan bagi aplikasi-aplikasi berprestasi tinggi dan berkuasa rendah. Saling-sambung HPS Qsys, telah direka untuk menyambungkan FPGA dengan sistem pemprosesan terbenam (HPS) melalui satu klik tetikus. Walaupun, model berfungsi bas (BF...

詳細記述

書誌詳細

第一著者:	Loh , Tat Jen
フォーマット:	学位論文
言語:	英語
出版事項:	2013
主題:	TK5105 Computer networks and Data transmission systems TK7868.D5 Digital electronics and Electronic circuit design
オンライン･アクセス:	http://eprints.usm.my/32996/