Modelling And Analysis Of Stacked-Chip Scale Packages (S-Csps) Encapsulation Process Using Finite Difference Method [TK7874. K46 2007 f rb].
Pada hari ini, peranti-peranti mikroelektronik menjadi lebih padat, ringan dan mempunyai lebih fungsi, ini termasuklah pakej skala cip-bertingkat (S-CSP). Ia adalah satu teknologi yang memberi opsyen kepadatan pempakejan yang tinggi. Nowadays, microelectronic devices become more compact, lighter...
| 第一著者: | |
|---|---|
| フォーマット: | 学位論文 |
| 言語: | 英語 |
| 出版事項: |
2006
|
| 主題: | |
| オンライン･アクセス: | http://eprints.usm.my/9178/ |
| Abstract | Abstract here |
| 要約: | Pada hari ini, peranti-peranti mikroelektronik menjadi lebih padat, ringan dan mempunyai lebih fungsi, ini termasuklah pakej skala cip-bertingkat (S-CSP). Ia adalah satu teknologi yang memberi opsyen kepadatan pempakejan yang tinggi.
Nowadays, microelectronic devices become more compact, lighter in weight and more functional, including Stacked-Chip Scale Package (S-CSP). It is a technology which has high density packaging options.
|
|---|