Aller au contenu
MyTheses
Remarques
Panier de livres:
0
notices
(Plein)
HOME
MYTHESES
BLOG
AI ASSISTANT
INSTITUTION
GUIDE & TUTORIAL
CONTACT
Langue
English
Français
日本語
中文(简体)
中文(繁體)
اللغة العربية
हिंदी
Tous les champs
Titre
Auteur
Sujet
Cote
ISBN/ISSN
Tag
Rechercher
Recherche avancée
Analysis on layout dependent d...
Citer
Envoyer par SMS
Imprimer
Exporter les notices
Exporter vers RefWorks
Exporter vers EndNoteWeb
Exporter vers EndNote
Ajouter au panier
Retirer du panier
Permalien
Analysis on layout dependent defects of CMOS digital circuit
Détails bibliographiques
Auteur principal:
Mat Safri, Norlaili
Format:
Thèse
Publié:
1999
Sujets:
TK Electrical engineering. Electronics Nuclear engineering
Exemplaires
Description
Documents similaires
Affichage MARC
Documents similaires
Random power supply as a test vector to expose soft defects in CMOS digital circuits
par: Kamisian, Izam
Publié: (2000)
Low power cmos potentiometric circuit design for label-free DNA detection
par: Khalid, Muhammad Harris
Publié: (2019)
An object-oriented digital circuit simulator
par: Khairuddin, Alawidin
Publié: (1993)
Improved circuit-based grounding electrode model considering frequency dependency of soil parameters
par: Othman, Ruqayyah
Publié: (2021)
Digital modelling test technique for mixed mode circuits
par: Leong, Mun Hon
Publié: (2005)