Lai, Y. P. (2007). Verilog design of a 256-bit AES crypto processor core.
शिकागो शैली (17वां संस्करण) प्रशस्ति पत्रLai, Yit Pin. Verilog Design of a 256-bit AES Crypto Processor Core. 2007.
एमएलए (9वां संस्करण) प्रशस्ति पत्रLai, Yit Pin. Verilog Design of a 256-bit AES Crypto Processor Core. 2007.
चेतावनी: ये उद्धरण हमेशा 100% सटीक नहीं हो सकते हैं.